CAN_FD_IP_Core.2.1.xml 164 KB
Newer Older
1 2 3 4 5 6 7 8
<?xml version="1.0" encoding="UTF-8"?>
<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>CTU</ipxact:vendor>
	<ipxact:library>ip</ipxact:library>
	<ipxact:name>CAN_FD_IP_Core</ipxact:name>
	<ipxact:version>2.1</ipxact:version>
	<ipxact:memoryMaps>
		<ipxact:memoryMap>
9
			<ipxact:name>Regs</ipxact:name>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
10
			<ipxact:displayName>3. CAN FD Core memory map</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
11
			<ipxact:description>CTU CAN FD IP Core is designed as 32 bit peripheria with byte enable support for 8, 16 or 32 bit access. Unaligned access is not supported. Byte or half word access is executed via byte enable signal. The memory is organized as Big endian. Write to read only memory location will have no effect. Read from write only memory location will return zeroes. The memory map consists of following memory regions:</ipxact:description>
12
			<ipxact:addressBlock>
13
				<ipxact:name>Control_registers</ipxact:name>
14
				<ipxact:displayName>Control registers</ipxact:displayName>
15
				<ipxact:description>Control registers memory region.</ipxact:description>
16 17 18 19 20 21 22 23
				<ipxact:baseAddress>'h0</ipxact:baseAddress>
				<ipxact:range>256</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:volatile>true</ipxact:volatile>
				<ipxact:register>
					<ipxact:name>DEVICE_ID</ipxact:name>
					<ipxact:displayName>DEVICE ID</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
24
					<ipxact:description>Register contains the identifer of CAN FD IP function. It can be used to determine if CAN IP function is mapped correctly on its base address.</ipxact:description>
25 26
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
27
					<ipxact:size>16</ipxact:size>
28 29 30 31 32 33 34 35 36
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DEVICE_ID</ipxact:name>
						<ipxact:displayName>DEVICE_ID</ipxact:displayName>
						<ipxact:description>Device ID</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
37
								<ipxact:value>'hCAFD</ipxact:value>
38 39
							</ipxact:reset>
						</ipxact:resets>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
40
						<ipxact:bitWidth>16</ipxact:bitWidth>
41 42 43 44 45 46
						<ipxact:access>read-only</ipxact:access>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>MODE</ipxact:name>
					<ipxact:displayName>MODE</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
47
					<ipxact:description>MODE register controls operating modes.</ipxact:description>
48 49 50 51 52 53 54 55
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>RST</ipxact:name>
						<ipxact:displayName>RST</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
56
						<ipxact:description>Writing logic 1 resets the core. It has the same effect as logic 0 on &quot;res_n&quot; input of the controller.</ipxact:description>
57 58 59 60 61 62 63 64 65
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
66 67
						<ipxact:name>FDE</ipxact:name>
						<ipxact:displayName>FDE</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
68
						<ipxact:description>Enable flexible data rate support. When disabled, receiving recessive EDL bit (Flexible data-rate frame) causes Form error. This bit does not affect capability to transmitt FD Frames.</ipxact:description>
69
						<ipxact:bitOffset>4</ipxact:bitOffset>
70 71
						<ipxact:resets>
							<ipxact:reset>
72
								<ipxact:value>1</ipxact:value>
73 74 75
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
76 77 78 79 80 81 82 83 84 85 86 87 88 89
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>FDE_ENABLE</ipxact:name>
								<ipxact:displayName>FDE_ENABLE</ipxact:displayName>
								<ipxact:description>Flexible data-rate support enabled.</ipxact:description>
								<ipxact:value>1</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>FDE_DISABLE</ipxact:name>
								<ipxact:displayName>FDE_DISABLE</ipxact:displayName>
								<ipxact:description>Flexible data-rate support disabled.</ipxact:description>
								<ipxact:value>0</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
90 91
					</ipxact:field>
					<ipxact:field>
92 93
						<ipxact:name>TSM</ipxact:name>
						<ipxact:displayName>TSM</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
94
						<ipxact:description>Tripple sampling mode. Bus value is sampled three times when this mode is enabled. Even if this bit is set, triple sampling is used only during Nominal data rate. CAN standard reccomends to use tripple sampling at low Bit rates.</ipxact:description>
95
						<ipxact:bitOffset>6</ipxact:bitOffset>
96 97 98 99 100 101
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
102 103 104 105 106 107 108 109 110 111 112 113 114 115
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>TSM_ENABLE</ipxact:name>
								<ipxact:displayName>TSM_ENABLE</ipxact:displayName>
								<ipxact:description>Tripple sampling mode enabled</ipxact:description>
								<ipxact:value>1</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>TSM_DISABLE</ipxact:name>
								<ipxact:displayName>TSM_DISABLE</ipxact:displayName>
								<ipxact:description>Tripple sampling mode disabled</ipxact:description>
								<ipxact:value>0</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
116 117
					</ipxact:field>
					<ipxact:field>
118 119
						<ipxact:name>RTR_PREF</ipxact:name>
						<ipxact:displayName>RTRP</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
120
						<ipxact:description>RTR Frame preferred behavior. When RTR frame is sent non-zero dlc code can be inserted. This bit specifies the behavior of controller when sending RTR Frames.</ipxact:description>
121
						<ipxact:bitOffset>5</ipxact:bitOffset>
122 123 124 125 126 127
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
128 129 130 131 132 133 134 135 136 137 138 139 140 141
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>RTR_STANDARD</ipxact:name>
								<ipxact:displayName>RTR_STANDARD</ipxact:displayName>
								<ipxact:description>When RTR Frame is sent, also the DLC inserted to TX Buffer is sent.</ipxact:description>
								<ipxact:value>1</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>RTR_EXTRA</ipxact:name>
								<ipxact:displayName>RTR_EXTRA</ipxact:displayName>
								<ipxact:description>When RTR Frame is sent, all zeroes are sent at DLC.</ipxact:description>
								<ipxact:value>0</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
142 143
					</ipxact:field>
					<ipxact:field>
144 145
						<ipxact:name>ACF</ipxact:name>
						<ipxact:displayName>ACF</ipxact:displayName>
146
						<ipxact:description>Acknowledge forbidden mode. When this mode is enabled, acknowledge is not sent even if received CRC matches the calculated one.</ipxact:description>
147
						<ipxact:bitOffset>7</ipxact:bitOffset>
148 149 150 151 152 153
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
154 155 156 157 158 159 160 161 162 163 164 165 166 167
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>ACF_ENABLED</ipxact:name>
								<ipxact:displayName>ACF_ENABLED</ipxact:displayName>
								<ipxact:description>Acknowledge forbidden mode enabled.</ipxact:description>
								<ipxact:value>1</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>ACF_DISABLED</ipxact:name>
								<ipxact:displayName>ACF_DISABLED</ipxact:displayName>
								<ipxact:description>Acknowledge forbidden mode disabled.</ipxact:description>
								<ipxact:value>0</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
168 169
					</ipxact:field>
					<ipxact:field>
170 171 172 173
						<ipxact:name>LOM</ipxact:name>
						<ipxact:displayName>LOM</ipxact:displayName>
						<ipxact:description>Listen only mode. In this mode controller only receives data and sends only recessive bits on the bus. When a dominant bus is sent it is rerouted internally so that bus value remains the same. Note that when this mode is enabled controller will not transmit any inserted frame!</ipxact:description>
						<ipxact:bitOffset>1</ipxact:bitOffset>
174 175 176 177 178 179
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
180 181 182 183 184 185 186 187 188 189 190 191 192 193
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>LOM_ENABLED</ipxact:name>
								<ipxact:displayName>LOM_ENABLED</ipxact:displayName>
								<ipxact:description>Listen only mode enabled.</ipxact:description>
								<ipxact:value>1</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>LOM_DISABLED</ipxact:name>
								<ipxact:displayName>LOM_DISABLED</ipxact:displayName>
								<ipxact:description>Listen only mode disabled.</ipxact:description>
								<ipxact:value>0</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
194 195
					</ipxact:field>
					<ipxact:field>
196 197
						<ipxact:name>STM</ipxact:name>
						<ipxact:displayName>STM</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
198
						<ipxact:description>Self test mode. In this mode transmitted frame is considered valid even if acknowledge was not received.</ipxact:description>
199
						<ipxact:bitOffset>2</ipxact:bitOffset>
200 201
						<ipxact:resets>
							<ipxact:reset>
202
								<ipxact:value>0</ipxact:value>
203 204 205
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
206 207 208 209 210 211 212 213 214 215 216 217 218 219
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>STM_ENABLED</ipxact:name>
								<ipxact:displayName>STM_ENABLED</ipxact:displayName>
								<ipxact:description>Self test mode enabled.</ipxact:description>
								<ipxact:value>1</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>STM_DISABLED</ipxact:name>
								<ipxact:displayName>STM_DISABLED</ipxact:displayName>
								<ipxact:description>Self test mode disabled.</ipxact:description>
								<ipxact:value>0</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
220 221
					</ipxact:field>
					<ipxact:field>
222 223
						<ipxact:name>AFM</ipxact:name>
						<ipxact:displayName>AFM</ipxact:displayName>
224
						<ipxact:description>Acceptance filters mode. If this mode is enabled, acceptance filters are used on  RX Frames . If disabled, every received frame is stored in the RX buffer.</ipxact:description>
225
						<ipxact:bitOffset>3</ipxact:bitOffset>
226 227 228 229 230 231
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
232 233 234 235 236 237 238 239 240 241 242 243 244 245
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>AFM_ENABLED</ipxact:name>
								<ipxact:displayName>AFM_ENABLED</ipxact:displayName>
								<ipxact:description>Acceptance filter mode enabled</ipxact:description>
								<ipxact:value>1</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>AFM_DISABLED</ipxact:name>
								<ipxact:displayName>AFM_DISABLED</ipxact:displayName>
								<ipxact:description>Acceptance filter mode disabled</ipxact:description>
								<ipxact:value>0</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
246 247 248 249 250
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>COMMAND</ipxact:name>
					<ipxact:displayName>COMMAND</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
251
					<ipxact:description>Writing logic 1 into each bit gives different command to the IP Core. After writing logic 1, logic 0 does not have to be written.</ipxact:description>
252 253 254 255 256 257 258 259
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h5</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>writeOnce</ipxact:access>
					<ipxact:field>
						<ipxact:name>AT</ipxact:name>
						<ipxact:displayName>AT</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
260
						<ipxact:description>Abort transmission of CAN frame. CTU CAN FD IP Core will immediately move to the Interframe state. If the Core is a receiver, this command has no effect. Aborting transmission can be used to release the bus immediately. If another unit is receiving frame whose transmission is aborted, it will start transmitting Error frame due to Stuff Error. TXT Buffer will move to TX Error state.</ipxact:description>
261 262 263 264 265 266 267 268 269 270 271
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RRB</ipxact:name>
						<ipxact:displayName>RRB</ipxact:displayName>
272
						<ipxact:description>Release Receive buffer. This command deletes all data from the Receive buffer and restarts its memory pointers.</ipxact:description>
273 274 275 276 277 278 279 280 281 282 283
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CDO</ipxact:name>
						<ipxact:displayName>CDO</ipxact:displayName>
284
						<ipxact:description>Clear data overrun flag. This command will clear data overrun flag on RX Buffer.</ipxact:description>
285 286 287 288 289 290 291 292 293 294 295 296
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>STATUS</ipxact:name>
					<ipxact:displayName>STATUS</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
297
					<ipxact:description>Register signals various states of CTU CAN FD IP Core. Logic 1 signals active state/flag.</ipxact:description>
298 299 300 301 302 303 304 305
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h6</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>RBS</ipxact:name>
						<ipxact:displayName>RBS</ipxact:displayName>
306
						<ipxact:description>Receive buffer is not empty.</ipxact:description>
307 308 309 310 311 312 313 314 315 316 317
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TBS</ipxact:name>
						<ipxact:displayName>TBS</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
318
						<ipxact:description>TXT buffer status. Active if at least one of the TXT Buffers is in &quot;Empty&quot; state.</ipxact:description>
319 320 321 322 323 324 325 326 327 328 329
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DOS</ipxact:name>
						<ipxact:displayName>DOS</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
330
						<ipxact:description>Data overrun status (flag). A frame was lost due to insufficient space in the Receive buffer. This bit can be cleaned by CDO command.</ipxact:description>
331 332 333 334 335 336 337 338 339 340 341
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ET</ipxact:name>
						<ipxact:displayName>ET</ipxact:displayName>
342
						<ipxact:description>Error frame is beeing transmitted at the moment.</ipxact:description>
343 344 345 346 347 348 349 350 351 352 353
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RS</ipxact:name>
						<ipxact:displayName>RS</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
354
						<ipxact:description>CTU CAN FD IP Core is a receiver of CAN Frame.</ipxact:description>
355 356 357 358 359 360 361 362 363 364 365
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TS</ipxact:name>
						<ipxact:displayName>TS</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
366
						<ipxact:description>CTU CAN FD IP Core is a transmitter of CAN Frame.</ipxact:description>
367 368 369 370 371 372 373 374 375 376 377
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ES</ipxact:name>
						<ipxact:displayName>ES</ipxact:displayName>
378
						<ipxact:description>Error status. Error warning limit was reached at any of error counters.</ipxact:description>
379 380 381 382 383 384 385 386 387 388 389
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BS</ipxact:name>
						<ipxact:displayName>BS</ipxact:displayName>
390
						<ipxact:description>Bus status. Bus is &quot;idle&quot;, the controller is &quot; integrating&quot; or &quot;bus off&quot;. Therefore this bit is active when there is no activity on the bus.</ipxact:description>
391 392 393 394 395 396 397 398 399 400 401 402
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>SETTINGS</ipxact:name>
					<ipxact:displayName>SETTINGS</ipxact:displayName>
403
					<ipxact:description>This register enables the whole CAN FD Core, configures FD Type, Internal loopback and retransmission options.</ipxact:description>
404 405 406 407 408 409 410 411
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h7</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>RTRLE</ipxact:name>
						<ipxact:displayName>RTRLE</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
412
						<ipxact:description>Retransmitt limit enable. If enabled, the core only attempts to transmitt each frame up to RTR_TH times. If not succesfull, the TXT Buffer will end up in &quot;Failed&quot; state.</ipxact:description>
413 414 415 416 417 418 419
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
420 421 422 423 424 425 426 427 428 429 430 431 432 433
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>RTRLE_ENABLED</ipxact:name>
								<ipxact:displayName>RTRLE_ENABLED</ipxact:displayName>
								<ipxact:description>Retransmitt limit is enabled.</ipxact:description>
								<ipxact:value>1</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>RTRLE_DISABLED</ipxact:name>
								<ipxact:displayName>RTRLE_DISABLED</ipxact:displayName>
								<ipxact:description>Retransmitt limit is disabled.</ipxact:description>
								<ipxact:value>0</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
434 435 436 437
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RTR_TH</ipxact:name>
						<ipxact:displayName>RTR_TH</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
438
						<ipxact:description>The maximal amount of retransmission attempts.</ipxact:description>
439 440 441 442 443 444 445 446 447 448 449
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>INT_LOOP</ipxact:name>
						<ipxact:displayName>INT_LOOP</ipxact:displayName>
450
						<ipxact:description>Internal loop-back option (recommended  only for testing). If internal loopback options is enabled the Core automatically receive any dominant bit it transmitts.</ipxact:description>
451 452 453 454 455 456 457
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
458 459 460 461 462 463 464 465 466 467 468 469 470 471
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>INT_LOOP_DISABLED</ipxact:name>
								<ipxact:displayName>INT_LOOP_DISABLED</ipxact:displayName>
								<ipxact:description>Internal loop-back is disabled.</ipxact:description>
								<ipxact:value>0</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>INT_LOOP_ENABLED</ipxact:name>
								<ipxact:displayName>INT_LOOP_ENABLED</ipxact:displayName>
								<ipxact:description>Internal loop-back is enabled.</ipxact:description>
								<ipxact:value>1</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
472 473 474 475
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ENA</ipxact:name>
						<ipxact:displayName>ENA</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
476
						<ipxact:description>Enable bit for the whole CAN FD Controller. When disabled, IP Core acts as if not connected to the CAN Bus.</ipxact:description>
477 478 479 480 481 482 483
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
484 485 486 487
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>ENABLED</ipxact:name>
								<ipxact:displayName>ENABLED</ipxact:displayName>
488
								<ipxact:description>The CAN Core is enabled.</ipxact:description>
489 490 491 492 493
								<ipxact:value>1</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>DISABLED</ipxact:name>
								<ipxact:displayName>DISABLED</ipxact:displayName>
494
								<ipxact:description>The CAN Core is disabled.</ipxact:description>
495 496 497
								<ipxact:value>0</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
498 499 500 501
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>FD_TYPE</ipxact:name>
						<ipxact:displayName>FD_TYPE</ipxact:displayName>
502
						<ipxact:description>Selection between two possible CAN FD frame formats.</ipxact:description>
503 504 505 506 507 508 509
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
510 511 512 513
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>ISO_FD</ipxact:name>
								<ipxact:displayName>ISO_FD</ipxact:displayName>
514
								<ipxact:description>The CAN Controller conforms to ISO FD specification.</ipxact:description>
515 516 517 518 519
								<ipxact:value>0</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>NON_ISO_FD</ipxact:name>
								<ipxact:displayName>NON_ISO_FD</ipxact:displayName>
520
								<ipxact:description>The CAN Controller conforms to NON ISO FD specification.</ipxact:description>
521 522 523
								<ipxact:value>1</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
524 525 526
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
527 528 529
					<ipxact:name>INT_STAT</ipxact:name>
					<ipxact:displayName>INT_STAT</ipxact:displayName>
					<ipxact:description>Reading this register returns Interrupt vector (status of generated Interrupts). Writing logic 1 to any bit clears according interrupt. Writing logic 0 has no effect.</ipxact:description>
530 531 532 533
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>16</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
534
					<ipxact:access>read-write</ipxact:access>
535 536
					<ipxact:field>
						<ipxact:name>RI</ipxact:name>
537 538
						<ipxact:displayName>RI</ipxact:displayName>
						<ipxact:description>Frame Received interrupt</ipxact:description>
539 540 541 542 543 544 545 546 547 548
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TI</ipxact:name>
549 550
						<ipxact:displayName>TI</ipxact:displayName>
						<ipxact:description>Frame transceived interrupt</ipxact:description>
551 552 553 554 555 556 557 558 559 560
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EI</ipxact:name>
561 562
						<ipxact:displayName>EI</ipxact:displayName>
						<ipxact:description>Error warning limit reached interrupt</ipxact:description>
563 564 565 566 567 568 569 570 571 572
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DOI</ipxact:name>
573 574
						<ipxact:displayName>DOI</ipxact:displayName>
						<ipxact:description>Data overrun on RX Buffer Interrupt</ipxact:description>
575 576 577 578 579 580 581 582 583 584
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EPI</ipxact:name>
585 586
						<ipxact:displayName>EPI</ipxact:displayName>
						<ipxact:description>Node became error passive or bus off interrupt</ipxact:description>
587
						<ipxact:bitOffset>4</ipxact:bitOffset>
588 589 590 591 592 593 594 595 596
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ALI</ipxact:name>
597 598
						<ipxact:displayName>ALI</ipxact:displayName>
						<ipxact:description>Arbitration lost interrupt</ipxact:description>
599
						<ipxact:bitOffset>5</ipxact:bitOffset>
600 601 602 603 604 605 606 607 608
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BEI</ipxact:name>
609 610
						<ipxact:displayName>BEI</ipxact:displayName>
						<ipxact:description>Bus Error interrupt</ipxact:description>
611
						<ipxact:bitOffset>6</ipxact:bitOffset>
612 613 614 615 616 617 618 619 620
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LFI</ipxact:name>
621 622
						<ipxact:displayName>LFI</ipxact:displayName>
						<ipxact:description>Event logging finished interrupt</ipxact:description>
623
						<ipxact:bitOffset>7</ipxact:bitOffset>
624 625 626 627 628 629 630 631 632
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RFI</ipxact:name>
633 634
						<ipxact:displayName>RFI</ipxact:displayName>
						<ipxact:description>Receive buffer full interrupt</ipxact:description>
635
						<ipxact:bitOffset>8</ipxact:bitOffset>
636 637 638 639 640 641 642 643 644
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSI</ipxact:name>
645 646
						<ipxact:displayName>BSI</ipxact:displayName>
						<ipxact:description>Bit-rate shifted interrupt</ipxact:description>
647 648 649 650 651 652 653 654 655 656 657 658
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RBNEI</ipxact:name>
						<ipxact:displayName>RBNEI</ipxact:displayName>
						<ipxact:description>Receive buffer not empty Interrupt. Clearing this interrupt and not reading out content of RX Buffer via RX_DATA will re-activate the interrupt.</ipxact:description>
659 660 661 662 663 664 665 666
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
667 668 669 670 671 672 673 674 675 676 677 678
					<ipxact:field>
						<ipxact:name>TXBHCI</ipxact:name>
						<ipxact:displayName>TXBHCI</ipxact:displayName>
						<ipxact:description>TX Buffer HW command interrupt. Anytime TX Buffer receives HW command from CAN Core, this interrupt will be acivated.</ipxact:description>
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
679
				</ipxact:register>
680 681
				<ipxact:register>
					<ipxact:name>RX_SETTINGS</ipxact:name>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
682
					<ipxact:displayName>RX_SETTINGS</ipxact:displayName>
683 684
					<ipxact:description>Settings register for FIFO RX Buffer.</ipxact:description>
					<ipxact:dim>0</ipxact:dim>
685
					<ipxact:addressOffset>'h62</ipxact:addressOffset>
686 687 688 689 690 691 692 693 694 695 696 697 698 699 700 701 702 703 704 705 706 707 708 709 710 711 712 713 714 715
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>RTSOP</ipxact:name>
						<ipxact:displayName>RTSOP</ipxact:displayName>
						<ipxact:description>Receive buffer Timestamp option.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>RTS_END</ipxact:name>
								<ipxact:displayName>RTS_END</ipxact:displayName>
								<ipxact:description>Timestamp in on received frame in RX FIFO is captured in the end of the CAN frame (in last bit of EOF field).</ipxact:description>
								<ipxact:value>0</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>RTS_BEG</ipxact:name>
								<ipxact:displayName>RTS_BEG</ipxact:displayName>
								<ipxact:description>Timestamp in on received frame in RX FIFO is captured in the begining of the CAN frame (in SOF field).</ipxact:description>
								<ipxact:value>1</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
					</ipxact:field>
				</ipxact:register>
716
				<ipxact:register>
717 718 719
					<ipxact:name>INT_ENA_CLR</ipxact:name>
					<ipxact:displayName>INT_ENA_CLR</ipxact:displayName>
					<ipxact:description>Writing logic 1 disables according interrupt. Writing logic 0 has no effect. Reading this register has no effect.</ipxact:description>
720
					<ipxact:dim>0</ipxact:dim>
721
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
722 723
					<ipxact:size>16</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
724
					<ipxact:access>write-only</ipxact:access>
725
					<ipxact:field>
726 727 728
						<ipxact:name>INT_ENA_CLR</ipxact:name>
						<ipxact:displayName>INT_ENA_CLR</ipxact:displayName>
						<ipxact:description>Bit meaning is equivalent to register INT_STAT.</ipxact:description>
729 730 731 732 733 734
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
735
						<ipxact:bitWidth>12</ipxact:bitWidth>
736
					</ipxact:field>
737 738 739 740
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>INT_MASK_CLR</ipxact:name>
					<ipxact:displayName>INT_MASK_CLR</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
741
					<ipxact:description>Writing logic 1 un-masks according interrupt. Writing logic 0 has no effect. Reading this register has no effect. Un-masked interrupt is captured, can be read from INT_STAT, and it does affect interrupt output of the CAN Core.</ipxact:description>
742 743 744 745 746
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>16</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>write-only</ipxact:access>
747
					<ipxact:field>
748 749 750 751
						<ipxact:name>INT_MASK_CLR</ipxact:name>
						<ipxact:displayName>INT_MASK_CLR</ipxact:displayName>
						<ipxact:description>Bit meaning is equivalent to register INT_STAT.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
752 753
						<ipxact:resets>
							<ipxact:reset>
754
								<ipxact:value>'h0</ipxact:value>
755 756
							</ipxact:reset>
						</ipxact:resets>
757
						<ipxact:bitWidth>12</ipxact:bitWidth>
758
					</ipxact:field>
759 760 761 762
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>INT_MASK_SET</ipxact:name>
					<ipxact:displayName>INT_MASK_SET</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
763
					<ipxact:description>Writing logic 1 masks according interrupt. Writing logic 0 has no effect. Reading this register returns status of the interrupt mask. Masked interrupt is captured, and can be read from INT_STAT, but does not affect interrupt output of the CAN Core.</ipxact:description>
764 765 766 767 768
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>16</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
769
					<ipxact:field>
770 771 772 773
						<ipxact:name>INT_MASK_SET</ipxact:name>
						<ipxact:displayName>INT_MASK_SET</ipxact:displayName>
						<ipxact:description>Bit meaning is equivalent to register INT_STAT.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
774 775
						<ipxact:resets>
							<ipxact:reset>
776
								<ipxact:value>'h0</ipxact:value>
777 778
							</ipxact:reset>
						</ipxact:resets>
779
						<ipxact:bitWidth>12</ipxact:bitWidth>
780
					</ipxact:field>
781 782 783 784 785 786 787 788 789 790
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>INT_ENA_SET</ipxact:name>
					<ipxact:displayName>INT_ENA_SET</ipxact:displayName>
					<ipxact:description>Writing logic 1 to a bit enables according interrupt.Writing logic 0 has no effect. Reading the register returns logic 1 in every bit whose interrupt capturing is enabled.</ipxact:description>
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'hC</ipxact:addressOffset>
					<ipxact:size>16</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
791
					<ipxact:field>
792 793 794 795
						<ipxact:name>INT_ENA_SET</ipxact:name>
						<ipxact:displayName>INT_ENA_SET</ipxact:displayName>
						<ipxact:description>Bit meaning is equivalent to register INT_STAT.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
796 797
						<ipxact:resets>
							<ipxact:reset>
798
								<ipxact:value>'h0</ipxact:value>
799 800
							</ipxact:reset>
						</ipxact:resets>
801
						<ipxact:bitWidth>12</ipxact:bitWidth>
802 803 804 805 806 807 808
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BTR_FD</ipxact:name>
					<ipxact:displayName>BTR_FD</ipxact:displayName>
					<ipxact:description>Length of bit time segments for Data bit time in Time quanta. Note that SYNC segment always lasts one Time quanta.</ipxact:description>
					<ipxact:dim>0</ipxact:dim>
809
					<ipxact:addressOffset>'h1E</ipxact:addressOffset>
810 811 812 813 814 815
					<ipxact:size>16</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>PH2_FD</ipxact:name>
						<ipxact:displayName>PH2_FD</ipxact:displayName>
816
						<ipxact:description>Phase 2 segment - Data bit time</ipxact:description>
817 818 819 820 821 822 823 824 825 826 827
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>3</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROP_FD</ipxact:name>
						<ipxact:displayName>PROP_FD</ipxact:displayName>
828
						<ipxact:description>Propagation segment - Data bit time</ipxact:description>
829 830 831 832 833 834
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>3</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
835
						<ipxact:bitWidth>6</ipxact:bitWidth>
836 837 838 839
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PH1_FD</ipxact:name>
						<ipxact:displayName>PH1_FD</ipxact:displayName>
840
						<ipxact:description>Phase 1 segment - Data bit time</ipxact:description>
841 842 843 844 845 846 847 848 849
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>3</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
850 851 852 853 854 855 856 857 858 859 860 861 862 863 864 865 866 867 868 869 870 871 872 873
				<ipxact:register>
					<ipxact:name>VERSION</ipxact:name>
					<ipxact:displayName>VERSION</ipxact:displayName>
					<ipxact:description>Version register with IP Core version.</ipxact:description>
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h2</ipxact:addressOffset>
					<ipxact:size>16</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>VER_MINOR</ipxact:name>
						<ipxact:displayName>MINOR</ipxact:displayName>
						<ipxact:description>Minor part of the IP Core version. E.g for version 2.1 this field has value 0x01.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>8</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VER_MAJOR</ipxact:name>
						<ipxact:displayName>MAJOR</ipxact:displayName>
						<ipxact:description>Minor part of the IP Core version. E.g for version 2.1 this field has value 0x02.</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:bitWidth>8</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
874 875 876 877 878
				<ipxact:register>
					<ipxact:name>BTR</ipxact:name>
					<ipxact:displayName>BTR</ipxact:displayName>
					<ipxact:description>The length of bit time segments for Nominal bit time in Time quanta. Note that SYNC segment always lasts one Time quanta.</ipxact:description>
					<ipxact:dim>0</ipxact:dim>
879
					<ipxact:addressOffset>'h1C</ipxact:addressOffset>
880 881 882 883 884 885
					<ipxact:size>16</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROP</ipxact:name>
						<ipxact:displayName>PROP</ipxact:displayName>
886
						<ipxact:description>Propagation segment - Nominal bit time</ipxact:description>
887 888 889 890 891 892 893 894 895 896 897
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>5</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PH1</ipxact:name>
						<ipxact:displayName>PH1</ipxact:displayName>
898
						<ipxact:description>Phase 1 segment - Nominal bit time</ipxact:description>
899 900 901 902 903 904 905 906 907 908 909
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>3</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>5</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PH2</ipxact:name>
						<ipxact:displayName>PH2</ipxact:displayName>
910
						<ipxact:description>Phase 2 segment - Nominal bit time</ipxact:description>
911 912 913 914 915 916 917 918 919 920 921 922
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>5</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>5</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>ALC</ipxact:name>
					<ipxact:displayName>ALC</ipxact:displayName>
923
					<ipxact:description>Arbitration lost capture register. </ipxact:description>
924
					<ipxact:dim>0</ipxact:dim>
925
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
926 927 928 929 930 931
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>ALC_VAL</ipxact:name>
						<ipxact:displayName>ALC_VAL</ipxact:displayName>
932
						<ipxact:description>Arbitration lost capture value. Not supported yet. Do not use!</ipxact:description>
933 934 935 936 937 938 939 940 941 942 943 944 945 946
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>5</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>SJW</ipxact:name>
					<ipxact:displayName>SJW</ipxact:displayName>
					<ipxact:description>Synchronisation jump width registers for both Nominal and Data bit times.</ipxact:description>
					<ipxact:dim>0</ipxact:dim>
947
					<ipxact:addressOffset>'h21</ipxact:addressOffset>
948 949 950 951 952 953
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>SJW</ipxact:name>
						<ipxact:displayName>SJW</ipxact:displayName>
954
						<ipxact:description>Synchronisation jump width - Nominal bit time.</ipxact:description>
955 956 957 958 959 960
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>2</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
961
						<ipxact:bitWidth>4</ipxact:bitWidth>
962 963 964 965
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SJW_FD</ipxact:name>
						<ipxact:displayName>SJW_FD</ipxact:displayName>
966
						<ipxact:description>Synchronisation jump widh - Data bit time.</ipxact:description>
967 968 969 970 971 972 973 974 975 976 977 978
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>2</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BRP</ipxact:name>
					<ipxact:displayName>BRP</ipxact:displayName>
979
					<ipxact:description>Baud rate Prescaler register - Nominal bit time. </ipxact:description>
980
					<ipxact:dim>0</ipxact:dim>
981
					<ipxact:addressOffset>'h22</ipxact:addressOffset>
982 983 984 985 986 987
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>BRP</ipxact:name>
						<ipxact:displayName>BRP</ipxact:displayName>
988
						<ipxact:description>Specifies time quanta duration for nominal bit time.</ipxact:description>
989 990 991 992 993 994 995 996 997 998 999 1000
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>10</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BRP_FD</ipxact:name>
					<ipxact:displayName>BRP_FD</ipxact:displayName>
1001
					<ipxact:description>Baud rate Prescaler register - Data bit time. </ipxact:description>
1002
					<ipxact:dim>0</ipxact:dim>
1003
					<ipxact:addressOffset>'h23</ipxact:addressOffset>
1004 1005 1006 1007 1008 1009
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>BRP_FD</ipxact:name>
						<ipxact:displayName>BRP_FD</ipxact:displayName>
1010
						<ipxact:description>Specifies time quanta duration for data bit time.</ipxact:description>
1011 1012 1013 1014 1015 1016 1017 1018 1019 1020 1021 1022
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>4</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>6</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>EWL</ipxact:name>
					<ipxact:displayName>EWL</ipxact:displayName>
1023
					<ipxact:description>Error warning limit register.</ipxact:description>
1024
					<ipxact:dim>0</ipxact:dim>
1025
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
1026 1027 1028 1029 1030
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>EWL_LIMIT</ipxact:name>
1031 1032
						<ipxact:displayName>EWL_LIMIT</ipxact:displayName>
						<ipxact:description>Error warning limit.  If an error warning limit is reached interrupt can be called. Error warning limit indicates heavily disturbed bus. Note that according to CAN specification this value is fixed at 96 and should not be configurable! The configuration of this value is one of the extra features of this IP Core.</ipxact:description>
1033 1034 1035 1036 1037 1038 1039 1040 1041 1042 1043 1044
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>96</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>ERP</ipxact:name>
					<ipxact:displayName>ERP</ipxact:displayName>
1045
					<ipxact:description>Error passive limit register.</ipxact:description>
1046
					<ipxact:dim>0</ipxact:dim>
1047
					<ipxact:addressOffset>'h25</ipxact:addressOffset>
1048 1049 1050 1051 1052 1053
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>ERP_LIMIT</ipxact:name>
						<ipxact:displayName>ERP_LIMIT</ipxact:displayName>
1054
						<ipxact:description>Error passive limit. When one of error counters (RXC/TXC) exceeds this value, i Fault confinement state changes to error passive. Note that according to CAN specification this value is fixed at 128 and should not be configurable! The configuration of this value is one of the extra features of this IP Core. Note that IP Core always turns to bus_off state once any error counter reaches 255!</ipxact:description>
1055
						<ipxact:bitOffset>0</ipxact:bitOffset>
1056 1057 1058 1059 1060
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>128</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
1061 1062 1063 1064 1065 1066
						<ipxact:bitWidth>8</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>FAULT_STATE</ipxact:name>
					<ipxact:displayName>FAULT_STATE</ipxact:displayName>
1067
					<ipxact:description>Fault confinement state of the node. This state can be manipulated by writes to CTR_PRES register. When these counters are set Fault confinement state changes automatically.</ipxact:description>
1068
					<ipxact:dim>0</ipxact:dim>
1069
					<ipxact:addressOffset>'h26</ipxact:addressOffset>
1070 1071 1072 1073 1074 1075 1076 1077 1078 1079 1080 1081 1082 1083 1084 1085 1086 1087 1088 1089 1090 1091 1092 1093 1094 1095 1096 1097 1098 1099 1100 1101 1102 1103 1104 1105 1106 1107 1108 1109 1110 1111 1112
					<ipxact:size>16</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>ERP</ipxact:name>
						<ipxact:displayName>ERP</ipxact:displayName>
						<ipxact:description>Error passive</ipxact:description>
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BOF</ipxact:name>
						<ipxact:displayName>BOF</ipxact:displayName>
						<ipxact:description>Bus off</ipxact:description>
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ERA</ipxact:name>
						<ipxact:displayName>ERA</ipxact:displayName>
						<ipxact:description>Error active</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>FILTER_A_VAL</ipxact:name>
					<ipxact:displayName>FILTER_A_VAL</ipxact:displayName>
1113
					<ipxact:description>Bit value for acceptance filters. Filters A, B, C are available. The identifier format is the same as transmitted and received identifier format. BASE Identifier is 11 LSB and Identifier extension are bits 28-12! Note that filter support is available by default but it can be left out from synthesis (to save logic) by setting &quot;sup_filtX=false&quot;;. If the particular filter is not supported, writes to this register have no effect and read will return all zeroes.</ipxact:description>
1114
					<ipxact:dim>0</ipxact:dim>
1115
					<ipxact:addressOffset>'h38</ipxact:addressOffset>
1116 1117 1118 1119 1120 1121
					<ipxact:size>32</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>BIT_VAL_A_VAL</ipxact:name>
						<ipxact:displayName>BIT_VAL_A_VAL</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
1122
						<ipxact:description>Bit Value for acceptance filters to be compared with income identifier. Only bits set in according to FILTER_A_MASK register are compared.</ipxact:description>
1123 1124 1125 1126 1127 1128 1129 1130 1131 1132 1133 1134
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>29</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>FILTER_STATUS</ipxact:name>
					<ipxact:displayName>FILTER_STATUS</ipxact:displayName>
1135
					<ipxact:description>This register provides information if the Core is synthesized with fillter support.</ipxact:description>
1136
					<ipxact:dim>0</ipxact:dim>
1137
					<ipxact:addressOffset>'h56</ipxact:addressOffset>
1138 1139 1140 1141
					<ipxact:size>16</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
1142
						<ipxact:name>SFA</ipxact:name>
1143
						<ipxact:displayName>SUP_FILTA</ipxact:displayName>
1144
						<ipxact:description>Logic 1 when the Core was synthesized with &quot;sup_filtA = true&quot; Otherwise logic 0.</ipxact:description>
1145 1146 1147 1148
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
1149
						<ipxact:name>SFB</ipxact:name>
1150
						<ipxact:displayName>SUP_FILTB</ipxact:displayName>
1151
						<ipxact:description>Logic 1 when the Core was synthesized with &quot;sup_filtB = true&quot; Otherwise logic 0.</ipxact:description>
1152 1153 1154 1155
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
1156
						<ipxact:name>SFR</ipxact:name>
1157
						<ipxact:displayName>SUP_RANGE</ipxact:displayName>
1158
						<ipxact:description>Logic 1 when the Core was synthesized with &quot;sup_range = true&quot; Otherwise logic 0.</ipxact:description>
1159 1160 1161 1162
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
1163
						<ipxact:name>SFC</ipxact:name>
1164
						<ipxact:displayName>SUP_FILTC</ipxact:displayName>
1165
						<ipxact:description>Logic 1 when the Core was synthesized with &quot;sup_filtC = true&quot; Otherwise is logic 0.</ipxact:description>
1166 1167 1168 1169 1170
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
1171 1172 1173
					<ipxact:name>TX_PRIORITY</ipxact:name>
					<ipxact:displayName>TX_PRIORITY</ipxact:displayName>
					<ipxact:description>Priority of the TXT Buffers in TX Arbitrator. Higher priority value signals that buffer is selected earlier for transmission. If two buffers have equal priorities, the one with lower index is selected.</ipxact:description>
1174
					<ipxact:dim>0</ipxact:dim>
1175
					<ipxact:addressOffset>'h70</ipxact:addressOffset>
1176
					<ipxact:size>16</ipxact:size>
1177 1178 1179
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
1180 1181 1182 1183
						<ipxact:name>TXT1P</ipxact:name>
						<ipxact:displayName>TXT1P</ipxact:displayName>
						<ipxact:description>Priority of TXT Buffer 1.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
1184 1185
						<ipxact:resets>
							<ipxact:reset>
1186
								<ipxact:value>1</ipxact:value>
1187 1188
							</ipxact:reset>
						</ipxact:resets>
1189
						<ipxact:bitWidth>3</ipxact:bitWidth>
1190 1191
					</ipxact:field>
					<ipxact:field>
1192 1193 1194 1195
						<ipxact:name>TXT2P</ipxact:name>
						<ipxact:displayName>TXT2P</ipxact:displayName>
						<ipxact:description>Priority of TXT Buffer 2.</ipxact:description>
						<ipxact:bitOffset>4</ipxact:bitOffset>
1196 1197
						<ipxact:resets>
							<ipxact:reset>
Ille, Ondrej, Ing.'s avatar