CAN_FD_IP_Core.2.1.xml 179 KB
Newer Older
1 2 3 4 5 6 7 8
<?xml version="1.0" encoding="UTF-8"?>
<ipxact:component xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:kactus2="http://kactus2.cs.tut.fi" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
	<ipxact:vendor>CTU</ipxact:vendor>
	<ipxact:library>ip</ipxact:library>
	<ipxact:name>CAN_FD_IP_Core</ipxact:name>
	<ipxact:version>2.1</ipxact:version>
	<ipxact:memoryMaps>
		<ipxact:memoryMap>
9
			<ipxact:name>CAN_Registers</ipxact:name>
10
			<ipxact:displayName>CAN FD Core memory map</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
11
			<ipxact:description>CTU CAN FD IP Core is designed as 32 bit peripheria with byte enable support for 8, 16 or 32 bit access. Unaligned access is not supported. Byte or half word access is executed via byte enable signal. The memory is organized as Big endian. Write to read only memory location will have no effect. Read from write only memory location will return zeroes. The memory map consists of following memory regions:</ipxact:description>
12
			<ipxact:addressBlock>
13
				<ipxact:name>Control_registers</ipxact:name>
14
				<ipxact:displayName>Control registers</ipxact:displayName>
15
				<ipxact:description>Control registers memory region.</ipxact:description>
16 17 18 19 20 21 22 23
				<ipxact:baseAddress>'h0</ipxact:baseAddress>
				<ipxact:range>256</ipxact:range>
				<ipxact:width>32</ipxact:width>
				<ipxact:usage>register</ipxact:usage>
				<ipxact:volatile>true</ipxact:volatile>
				<ipxact:register>
					<ipxact:name>DEVICE_ID</ipxact:name>
					<ipxact:displayName>DEVICE ID</ipxact:displayName>
24
					<ipxact:description>Register contains the identifer of CTU CAN FD IP Core. It can be used to determine if CTU CAN FD IP Core is mapped correctly on its base address.</ipxact:description>
25 26
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h0</ipxact:addressOffset>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
27
					<ipxact:size>16</ipxact:size>
28 29 30 31 32 33 34 35 36
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>DEVICE_ID</ipxact:name>
						<ipxact:displayName>DEVICE_ID</ipxact:displayName>
						<ipxact:description>Device ID</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
37
								<ipxact:value>'hCAFD</ipxact:value>
38 39
							</ipxact:reset>
						</ipxact:resets>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
40
						<ipxact:bitWidth>16</ipxact:bitWidth>
41
						<ipxact:access>read-only</ipxact:access>
42 43 44 45 46 47 48 49
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>CTU_CAN_FD_ID</ipxact:name>
								<ipxact:displayName>CTU_CAN_FD_DEVICE_ID</ipxact:displayName>
								<ipxact:description>Identifier of CTU CAN FD IP Core.</ipxact:description>
								<ipxact:value>'hCAFD</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
50 51 52 53 54
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>MODE</ipxact:name>
					<ipxact:displayName>MODE</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
55
					<ipxact:description>MODE register controls operating modes.</ipxact:description>
56 57 58 59 60 61 62 63
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h4</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>RST</ipxact:name>
						<ipxact:displayName>RST</ipxact:displayName>
64
						<ipxact:description>Writing logic 1 resets the core. It has the same effect as logic 0 on &quot;res_n&quot; input of the controller. After writing logic 1,  logic 0 does not need to be written, this bit is automatically cleared.</ipxact:description>
65 66 67 68 69 70 71
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
72
						<ipxact:modifiedWriteValue>clear</ipxact:modifiedWriteValue>
73 74
					</ipxact:field>
					<ipxact:field>
75 76
						<ipxact:name>FDE</ipxact:name>
						<ipxact:displayName>FDE</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
77
						<ipxact:description>Enable flexible data rate support. When disabled, receiving recessive EDL bit (Flexible data-rate frame) causes Form error. This bit does not affect capability to transmitt FD Frames.</ipxact:description>
78
						<ipxact:bitOffset>4</ipxact:bitOffset>
79 80
						<ipxact:resets>
							<ipxact:reset>
81
								<ipxact:value>1</ipxact:value>
82 83 84
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
85 86 87 88 89 90 91 92 93 94 95 96 97 98
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>FDE_ENABLE</ipxact:name>
								<ipxact:displayName>FDE_ENABLE</ipxact:displayName>
								<ipxact:description>Flexible data-rate support enabled.</ipxact:description>
								<ipxact:value>1</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>FDE_DISABLE</ipxact:name>
								<ipxact:displayName>FDE_DISABLE</ipxact:displayName>
								<ipxact:description>Flexible data-rate support disabled.</ipxact:description>
								<ipxact:value>0</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
99 100
					</ipxact:field>
					<ipxact:field>
101 102
						<ipxact:name>TSM</ipxact:name>
						<ipxact:displayName>TSM</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
103
						<ipxact:description>Tripple sampling mode. Bus value is sampled three times when this mode is enabled. Even if this bit is set, triple sampling is used only during Nominal data rate. CAN standard reccomends to use tripple sampling at low Bit rates.</ipxact:description>
104
						<ipxact:bitOffset>6</ipxact:bitOffset>
105 106 107 108 109 110
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
111 112 113 114 115 116 117 118 119 120 121 122 123 124
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>TSM_ENABLE</ipxact:name>
								<ipxact:displayName>TSM_ENABLE</ipxact:displayName>
								<ipxact:description>Tripple sampling mode enabled</ipxact:description>
								<ipxact:value>1</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>TSM_DISABLE</ipxact:name>
								<ipxact:displayName>TSM_DISABLE</ipxact:displayName>
								<ipxact:description>Tripple sampling mode disabled</ipxact:description>
								<ipxact:value>0</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
125 126
					</ipxact:field>
					<ipxact:field>
127 128
						<ipxact:name>RTRP</ipxact:name>
						<ipxact:displayName>RTR_PREFFERED</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
129
						<ipxact:description>RTR Frame preferred behavior. When RTR frame is sent non-zero dlc code can be inserted. This bit specifies the behavior of controller when sending RTR Frames.</ipxact:description>
130
						<ipxact:bitOffset>5</ipxact:bitOffset>
131 132 133 134 135 136
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
137 138 139 140 141 142 143 144 145 146 147 148 149 150
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>RTR_STANDARD</ipxact:name>
								<ipxact:displayName>RTR_STANDARD</ipxact:displayName>
								<ipxact:description>When RTR Frame is sent, also the DLC inserted to TX Buffer is sent.</ipxact:description>
								<ipxact:value>1</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>RTR_EXTRA</ipxact:name>
								<ipxact:displayName>RTR_EXTRA</ipxact:displayName>
								<ipxact:description>When RTR Frame is sent, all zeroes are sent at DLC.</ipxact:description>
								<ipxact:value>0</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
151 152
					</ipxact:field>
					<ipxact:field>
153 154
						<ipxact:name>ACF</ipxact:name>
						<ipxact:displayName>ACF</ipxact:displayName>
155
						<ipxact:description>Acknowledge forbidden mode. When this mode is enabled, acknowledge is not sent even if received CRC matches the calculated one.</ipxact:description>
156
						<ipxact:bitOffset>7</ipxact:bitOffset>
157 158 159 160 161 162
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
163 164 165 166 167 168 169 170 171 172 173 174 175 176
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>ACF_ENABLED</ipxact:name>
								<ipxact:displayName>ACF_ENABLED</ipxact:displayName>
								<ipxact:description>Acknowledge forbidden mode enabled.</ipxact:description>
								<ipxact:value>1</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>ACF_DISABLED</ipxact:name>
								<ipxact:displayName>ACF_DISABLED</ipxact:displayName>
								<ipxact:description>Acknowledge forbidden mode disabled.</ipxact:description>
								<ipxact:value>0</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
177 178
					</ipxact:field>
					<ipxact:field>
179 180 181 182
						<ipxact:name>LOM</ipxact:name>
						<ipxact:displayName>LOM</ipxact:displayName>
						<ipxact:description>Listen only mode. In this mode controller only receives data and sends only recessive bits on the bus. When a dominant bus is sent it is rerouted internally so that bus value remains the same. Note that when this mode is enabled controller will not transmit any inserted frame!</ipxact:description>
						<ipxact:bitOffset>1</ipxact:bitOffset>
183 184 185 186 187 188
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
189 190 191 192 193 194 195 196 197 198 199 200 201 202
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>LOM_ENABLED</ipxact:name>
								<ipxact:displayName>LOM_ENABLED</ipxact:displayName>
								<ipxact:description>Listen only mode enabled.</ipxact:description>
								<ipxact:value>1</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>LOM_DISABLED</ipxact:name>
								<ipxact:displayName>LOM_DISABLED</ipxact:displayName>
								<ipxact:description>Listen only mode disabled.</ipxact:description>
								<ipxact:value>0</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
203 204
					</ipxact:field>
					<ipxact:field>
205 206
						<ipxact:name>STM</ipxact:name>
						<ipxact:displayName>STM</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
207
						<ipxact:description>Self test mode. In this mode transmitted frame is considered valid even if acknowledge was not received.</ipxact:description>
208
						<ipxact:bitOffset>2</ipxact:bitOffset>
209 210
						<ipxact:resets>
							<ipxact:reset>
211
								<ipxact:value>0</ipxact:value>
212 213 214
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
215 216 217 218 219 220 221 222 223 224 225 226 227 228
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>STM_ENABLED</ipxact:name>
								<ipxact:displayName>STM_ENABLED</ipxact:displayName>
								<ipxact:description>Self test mode enabled.</ipxact:description>
								<ipxact:value>1</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>STM_DISABLED</ipxact:name>
								<ipxact:displayName>STM_DISABLED</ipxact:displayName>
								<ipxact:description>Self test mode disabled.</ipxact:description>
								<ipxact:value>0</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
229 230
					</ipxact:field>
					<ipxact:field>
231 232
						<ipxact:name>AFM</ipxact:name>
						<ipxact:displayName>AFM</ipxact:displayName>
233
						<ipxact:description>Acceptance filters mode. If this mode is enabled, acceptance filters are used on  RX Frames . If disabled, every received frame is stored in the RX buffer. This bit has meaning only if there is at least one filter synthesized.</ipxact:description>
234
						<ipxact:bitOffset>3</ipxact:bitOffset>
235 236 237 238 239 240
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
241 242 243 244 245 246 247 248 249 250 251 252 253 254
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>AFM_ENABLED</ipxact:name>
								<ipxact:displayName>AFM_ENABLED</ipxact:displayName>
								<ipxact:description>Acceptance filter mode enabled</ipxact:description>
								<ipxact:value>1</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>AFM_DISABLED</ipxact:name>
								<ipxact:displayName>AFM_DISABLED</ipxact:displayName>
								<ipxact:description>Acceptance filter mode disabled</ipxact:description>
								<ipxact:value>0</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
255 256 257 258 259
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>COMMAND</ipxact:name>
					<ipxact:displayName>COMMAND</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
260
					<ipxact:description>Writing logic 1 into each bit gives different command to the IP Core. After writing logic 1, logic 0 does not have to be written.</ipxact:description>
261 262 263 264
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h5</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
265
					<ipxact:access>write-only</ipxact:access>
266
					<ipxact:field>
267 268
						<ipxact:name>ABT</ipxact:name>
						<ipxact:displayName>ABT</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
269
						<ipxact:description>Abort transmission of CAN frame. CTU CAN FD IP Core will immediately move to the Interframe state. If the Core is a receiver, this command has no effect. Aborting transmission can be used to release the bus immediately. If another unit is receiving frame whose transmission is aborted, it will start transmitting Error frame due to Stuff Error. TXT Buffer will move to TX Error state.</ipxact:description>
270 271 272 273 274 275 276
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
277
						<ipxact:modifiedWriteValue>clear</ipxact:modifiedWriteValue>
278 279 280 281
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RRB</ipxact:name>
						<ipxact:displayName>RRB</ipxact:displayName>
282
						<ipxact:description>Release Receive buffer. This command deletes all data from the Receive buffer and restarts its memory pointers.</ipxact:description>
283 284 285 286 287 288 289
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
290
						<ipxact:modifiedWriteValue>clear</ipxact:modifiedWriteValue>
291 292 293 294
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>CDO</ipxact:name>
						<ipxact:displayName>CDO</ipxact:displayName>
295
						<ipxact:description>Clear data overrun flag. This command will clear data overrun flag on RX Buffer.</ipxact:description>
296 297 298 299 300 301
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
302
						<ipxact:bitWidth>1</ipxact:bitWidth>
303
						<ipxact:modifiedWriteValue>clear</ipxact:modifiedWriteValue>
304 305 306 307 308 309 310 311 312 313 314
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ERCRST</ipxact:name>
						<ipxact:displayName>ERCRST</ipxact:displayName>
						<ipxact:description>Error counter reset. Issuing this command will erase TX, RX error counters after 128 conecutive ocurrences of 11 recessive bits. This command can be used as protocol compliant transition from Bus-off to Error Active. Upon completion, TX RX Error counters are erased and fault confinement state is set to Error Active.</ipxact:description>
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
315
						<ipxact:bitWidth>1</ipxact:bitWidth>
316 317 318 319 320 321 322 323 324 325 326 327 328 329 330 331 332 333 334 335 336 337 338 339 340
						<ipxact:modifiedWriteValue>clear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RXFCRST</ipxact:name>
						<ipxact:description>Clear RX frames counter.</ipxact:description>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:modifiedWriteValue>clear</ipxact:modifiedWriteValue>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>TXFCRST</ipxact:name>
						<ipxact:description>Clear TX frames counter.</ipxact:description>
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:modifiedWriteValue>clear</ipxact:modifiedWriteValue>
341 342 343 344 345
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>STATUS</ipxact:name>
					<ipxact:displayName>STATUS</ipxact:displayName>
346
					<ipxact:description>Register signals various states of CTU CAN FD IP Core. Logic 1 signals active status/flag.</ipxact:description>
347 348 349 350 351 352
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h6</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
353 354 355
						<ipxact:name>RXNE</ipxact:name>
						<ipxact:displayName>RXNE</ipxact:displayName>
						<ipxact:description>Receive buffer is not empty. At least one frame is stored in RX Buffer.</ipxact:description>
356 357 358 359 360 361 362 363 364
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
365 366 367
						<ipxact:name>TXNF</ipxact:name>
						<ipxact:displayName>TXNF</ipxact:displayName>
						<ipxact:description>TXT buffers status. Active if at least one of the TXT Buffers is in &quot;Empty&quot; state.</ipxact:description>
368 369 370 371 372 373 374 375 376
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
377 378 379
						<ipxact:name>DOR</ipxact:name>
						<ipxact:displayName>DOR</ipxact:displayName>
						<ipxact:description>Data overrun status (flag). A frame was lost due to insufficient space in the Receive buffer. This bit can be cleaned by CDO[RRB] command.</ipxact:description>
380 381 382 383 384 385 386 387 388
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
389 390
						<ipxact:name>EFT</ipxact:name>
						<ipxact:displayName>EFT</ipxact:displayName>
391
						<ipxact:description>Error frame is beeing transmitted at the moment.</ipxact:description>
392 393 394 395 396 397 398 399 400
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
401 402
						<ipxact:name>RXS</ipxact:name>
						<ipxact:displayName>RXS</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
403
						<ipxact:description>CTU CAN FD IP Core is a receiver of CAN Frame.</ipxact:description>
404 405 406 407 408 409 410 411 412
						<ipxact:bitOffset>4</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
413 414
						<ipxact:name>TXS</ipxact:name>
						<ipxact:displayName>TXS</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
415
						<ipxact:description>CTU CAN FD IP Core is a transmitter of CAN Frame.</ipxact:description>
416 417 418 419 420 421 422 423 424
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
425 426
						<ipxact:name>EWL</ipxact:name>
						<ipxact:displayName>EWL</ipxact:displayName>
427
						<ipxact:description>Error status. Error warning limit was reached at any of error counters.</ipxact:description>
428 429 430 431 432 433 434 435 436
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
437 438
						<ipxact:name>IDLE</ipxact:name>
						<ipxact:displayName>IDLE</ipxact:displayName>
439
						<ipxact:description>Bus status. Bus is &quot;idle&quot;, the controller is &quot; integrating&quot; or &quot;bus off&quot;. Therefore this bit is active when there is no activity on the bus.</ipxact:description>
440 441 442 443 444 445 446 447 448 449 450 451
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>1</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>SETTINGS</ipxact:name>
					<ipxact:displayName>SETTINGS</ipxact:displayName>
452
					<ipxact:description>This register enables the whole CAN FD Core, configures FD Type, Internal loopback and retransmission options.</ipxact:description>
453 454 455 456 457 458 459 460
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h7</ipxact:addressOffset>
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>RTRLE</ipxact:name>
						<ipxact:displayName>RTRLE</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
461
						<ipxact:description>Retransmitt limit enable. If enabled, the core only attempts to transmitt each frame up to RTR_TH times. If not succesfull, the TXT Buffer will end up in &quot;Failed&quot; state.</ipxact:description>
462 463 464 465 466 467 468
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
469 470 471 472 473 474 475 476 477 478 479 480 481 482
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>RTRLE_ENABLED</ipxact:name>
								<ipxact:displayName>RTRLE_ENABLED</ipxact:displayName>
								<ipxact:description>Retransmitt limit is enabled.</ipxact:description>
								<ipxact:value>1</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>RTRLE_DISABLED</ipxact:name>
								<ipxact:displayName>RTRLE_DISABLED</ipxact:displayName>
								<ipxact:description>Retransmitt limit is disabled.</ipxact:description>
								<ipxact:value>0</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
483 484
					</ipxact:field>
					<ipxact:field>
485 486
						<ipxact:name>RTRTH</ipxact:name>
						<ipxact:displayName>RTRTH</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
487
						<ipxact:description>The maximal amount of retransmission attempts.</ipxact:description>
488 489 490 491 492 493 494 495 496
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>4</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
497 498
						<ipxact:name>ILBP</ipxact:name>
						<ipxact:displayName>ILBP</ipxact:displayName>
499
						<ipxact:description>Internal loop-back option (recommended  only for testing). If internal loopback options is enabled the Core automatically receive any dominant bit it transmitts.</ipxact:description>
500 501 502 503 504 505 506
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
507 508 509 510 511 512 513 514 515 516 517 518 519 520
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>INT_LOOP_DISABLED</ipxact:name>
								<ipxact:displayName>INT_LOOP_DISABLED</ipxact:displayName>
								<ipxact:description>Internal loop-back is disabled.</ipxact:description>
								<ipxact:value>0</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>INT_LOOP_ENABLED</ipxact:name>
								<ipxact:displayName>INT_LOOP_ENABLED</ipxact:displayName>
								<ipxact:description>Internal loop-back is enabled.</ipxact:description>
								<ipxact:value>1</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
521 522 523 524
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ENA</ipxact:name>
						<ipxact:displayName>ENA</ipxact:displayName>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
525
						<ipxact:description>Enable bit for the whole CAN FD Controller. When disabled, IP Core acts as if not connected to the CAN Bus.</ipxact:description>
526 527 528 529 530 531 532
						<ipxact:bitOffset>6</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
533 534
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
535 536
								<ipxact:name>CTU_CAN_ENABLED</ipxact:name>
								<ipxact:displayName>CTU_CAN_ENABLED</ipxact:displayName>
537
								<ipxact:description>The CAN Core is enabled.</ipxact:description>
538 539 540
								<ipxact:value>1</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
541 542
								<ipxact:name>CTU_CAN_DISABLED</ipxact:name>
								<ipxact:displayName>CTU_CAN_DISABLED</ipxact:displayName>
543
								<ipxact:description>The CAN Core is disabled.</ipxact:description>
544 545 546
								<ipxact:value>0</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
547 548
					</ipxact:field>
					<ipxact:field>
549 550
						<ipxact:name>NISOFD</ipxact:name>
						<ipxact:displayName>NISOFD</ipxact:displayName>
551
						<ipxact:description>Selection between two possible CAN FD specifications. This bit should be modified only when SETTINGS[ENA]=0.</ipxact:description>
552 553 554 555 556 557 558
						<ipxact:bitOffset>7</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
559 560 561 562
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>ISO_FD</ipxact:name>
								<ipxact:displayName>ISO_FD</ipxact:displayName>
563
								<ipxact:description>The CAN Controller conforms to ISO CAN FD specification.</ipxact:description>
564 565 566 567 568
								<ipxact:value>0</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>NON_ISO_FD</ipxact:name>
								<ipxact:displayName>NON_ISO_FD</ipxact:displayName>
569
								<ipxact:description>The CAN Controller conforms to NON ISO CAN FD specification.</ipxact:description>
570 571 572
								<ipxact:value>1</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
573 574 575
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
576 577
					<ipxact:name>INT_STAT</ipxact:name>
					<ipxact:displayName>INT_STAT</ipxact:displayName>
578
					<ipxact:description>Reading this register returns logic 1 for each interrupt which was captured (interrupt vector). Writing logic 1 to any bit clears according bit of captured interrupt. Writing logic 0 has no effect.</ipxact:description>
579 580 581 582
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h8</ipxact:addressOffset>
					<ipxact:size>16</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
583
					<ipxact:access>read-writeOnce</ipxact:access>
584
					<ipxact:field>
585 586
						<ipxact:name>RXI</ipxact:name>
						<ipxact:displayName>RXI</ipxact:displayName>
587
						<ipxact:description>Frame Received interrupt. Interrupt set has priority over clear. </ipxact:description>
588 589 590 591 592 593 594
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
595
						<ipxact:modifiedWriteValue>clear</ipxact:modifiedWriteValue>
596 597
					</ipxact:field>
					<ipxact:field>
598 599
						<ipxact:name>TXI</ipxact:name>
						<ipxact:displayName>TXI</ipxact:displayName>
600
						<ipxact:description>Frame Transmitted sucesfully interrupt. Interrupt set has priority over clear.</ipxact:description>
601 602 603 604 605 606 607
						<ipxact:bitOffset>1</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
608
						<ipxact:modifiedWriteValue>clear</ipxact:modifiedWriteValue>
609 610
					</ipxact:field>
					<ipxact:field>
611 612
						<ipxact:name>EWLI</ipxact:name>
						<ipxact:displayName>EWLI</ipxact:displayName>
613
						<ipxact:description>Error warning limit reached interrupt. Interrupt set has priority over clear.</ipxact:description>
614 615 616 617 618 619 620
						<ipxact:bitOffset>2</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
621
						<ipxact:modifiedWriteValue>clear</ipxact:modifiedWriteValue>
622 623 624
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>DOI</ipxact:name>
625
						<ipxact:displayName>DOI</ipxact:displayName>
626
						<ipxact:description>Data overrun on RX Buffer Interrupt. Interrupt clear has priority over set.</ipxact:description>
627 628 629 630 631 632 633
						<ipxact:bitOffset>3</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
634
						<ipxact:modifiedWriteValue>clear</ipxact:modifiedWriteValue>
635 636 637
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>EPI</ipxact:name>
638
						<ipxact:displayName>EPI</ipxact:displayName>
639
						<ipxact:description>Node became error passive or bus off interrupt. Interrupt set has priority over clear.</ipxact:description>
640
						<ipxact:bitOffset>4</ipxact:bitOffset>
641 642 643 644 645 646
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
647
						<ipxact:modifiedWriteValue>clear</ipxact:modifiedWriteValue>
648 649 650
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>ALI</ipxact:name>
651
						<ipxact:displayName>ALI</ipxact:displayName>
652
						<ipxact:description>Arbitration lost Interrupt. Interrupt set has priority over clear.</ipxact:description>
653
						<ipxact:bitOffset>5</ipxact:bitOffset>
654 655 656 657 658 659
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
660
						<ipxact:modifiedWriteValue>clear</ipxact:modifiedWriteValue>
661 662 663
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BEI</ipxact:name>
664
						<ipxact:displayName>BEI</ipxact:displayName>
665
						<ipxact:description>Bus Error interrupt. Interrupt set has priority over clear.</ipxact:description>
666
						<ipxact:bitOffset>6</ipxact:bitOffset>
667 668 669 670 671 672
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
673
						<ipxact:modifiedWriteValue>clear</ipxact:modifiedWriteValue>
674 675 676
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>LFI</ipxact:name>
677
						<ipxact:displayName>LFI</ipxact:displayName>
678
						<ipxact:description>Event logging finished interrupt. Interrupt set has priority over clear.</ipxact:description>
679
						<ipxact:bitOffset>7</ipxact:bitOffset>
680 681 682 683 684 685
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
686
						<ipxact:modifiedWriteValue>clear</ipxact:modifiedWriteValue>
687 688
					</ipxact:field>
					<ipxact:field>
689 690
						<ipxact:name>RXFI</ipxact:name>
						<ipxact:displayName>RXFI</ipxact:displayName>
691
						<ipxact:description>Receive Buffer full interrupt. Interrupt set has priority over clear.</ipxact:description>
692
						<ipxact:bitOffset>8</ipxact:bitOffset>
693 694 695 696 697 698
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
699
						<ipxact:modifiedWriteValue>clear</ipxact:modifiedWriteValue>
700 701 702
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BSI</ipxact:name>
703
						<ipxact:displayName>BSI</ipxact:displayName>
704
						<ipxact:description>Bit-rate shifted interrupt. Interrupt set has priority over clear.</ipxact:description>
705 706 707 708 709 710 711
						<ipxact:bitOffset>9</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
712
						<ipxact:modifiedWriteValue>clear</ipxact:modifiedWriteValue>
713 714 715 716
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>RBNEI</ipxact:name>
						<ipxact:displayName>RBNEI</ipxact:displayName>
717
						<ipxact:description>Receive Buffer not empty Interrupt. Clearing this interrupt and not reading out content of RX Buffer via RX_DATA will re-activate the interrupt. Interrupt set has priority over clear.</ipxact:description>
718 719 720 721 722 723 724
						<ipxact:bitOffset>10</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
725
						<ipxact:modifiedWriteValue>clear</ipxact:modifiedWriteValue>
726
					</ipxact:field>
727 728 729
					<ipxact:field>
						<ipxact:name>TXBHCI</ipxact:name>
						<ipxact:displayName>TXBHCI</ipxact:displayName>
730
						<ipxact:description>TX Buffer HW command interrupt. Anytime TX Buffer receives HW command from CAN Core which changes TXT Buffer state to TX Ok, Error or Aborted, this interrupt will be acivated. Interrupt set has priority over clear.</ipxact:description>
731 732 733 734 735 736 737
						<ipxact:bitOffset>11</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
738
						<ipxact:modifiedWriteValue>clear</ipxact:modifiedWriteValue>
739
					</ipxact:field>
740
				</ipxact:register>
741 742
				<ipxact:register>
					<ipxact:name>RX_SETTINGS</ipxact:name>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
743
					<ipxact:displayName>RX_SETTINGS</ipxact:displayName>
744 745
					<ipxact:description>Settings register for FIFO RX Buffer.</ipxact:description>
					<ipxact:dim>0</ipxact:dim>
746
					<ipxact:addressOffset>'h62</ipxact:addressOffset>
747 748 749 750 751 752 753 754 755 756 757 758 759 760 761 762 763 764 765 766 767 768 769 770 771 772 773 774 775 776
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>RTSOP</ipxact:name>
						<ipxact:displayName>RTSOP</ipxact:displayName>
						<ipxact:description>Receive buffer Timestamp option.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>1</ipxact:bitWidth>
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>RTS_END</ipxact:name>
								<ipxact:displayName>RTS_END</ipxact:displayName>
								<ipxact:description>Timestamp in on received frame in RX FIFO is captured in the end of the CAN frame (in last bit of EOF field).</ipxact:description>
								<ipxact:value>0</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>RTS_BEG</ipxact:name>
								<ipxact:displayName>RTS_BEG</ipxact:displayName>
								<ipxact:description>Timestamp in on received frame in RX FIFO is captured in the begining of the CAN frame (in SOF field).</ipxact:description>
								<ipxact:value>1</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
					</ipxact:field>
				</ipxact:register>
777
				<ipxact:register>
778 779
					<ipxact:name>INT_ENA_CLR</ipxact:name>
					<ipxact:displayName>INT_ENA_CLR</ipxact:displayName>
780
					<ipxact:description>Writing logic 1 disables according interrupt. Writing logic 0 has no effect. Reading this register has no effect. Disabled interrupt wil not affect &quot;int&quot; output of CAN Core event if it is captured in INT_STAT register.</ipxact:description>
781
					<ipxact:dim>0</ipxact:dim>
782
					<ipxact:addressOffset>'h10</ipxact:addressOffset>
783 784
					<ipxact:size>16</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
785
					<ipxact:access>write-only</ipxact:access>
786
					<ipxact:field>
787 788 789
						<ipxact:name>INT_ENA_CLR</ipxact:name>
						<ipxact:displayName>INT_ENA_CLR</ipxact:displayName>
						<ipxact:description>Bit meaning is equivalent to register INT_STAT.</ipxact:description>
790 791 792 793 794 795
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
796
						<ipxact:bitWidth>12</ipxact:bitWidth>
797
						<ipxact:modifiedWriteValue>clear</ipxact:modifiedWriteValue>
798
					</ipxact:field>
799 800 801 802
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>INT_MASK_CLR</ipxact:name>
					<ipxact:displayName>INT_MASK_CLR</ipxact:displayName>
803
					<ipxact:description>Writing logic 1 un-masks according interrupt. Writing logic 0 has no effect. Reading this register has no effect. If particular interrupt is un-masked, it will be captured in INT_STAT register when internal conditions for this interrupt are met (e.g RX Buffer is not empty for RXNEI).</ipxact:description>
804 805 806 807 808
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h18</ipxact:addressOffset>
					<ipxact:size>16</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>write-only</ipxact:access>
809
					<ipxact:field>
810 811 812 813
						<ipxact:name>INT_MASK_CLR</ipxact:name>
						<ipxact:displayName>INT_MASK_CLR</ipxact:displayName>
						<ipxact:description>Bit meaning is equivalent to register INT_STAT.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
814 815
						<ipxact:resets>
							<ipxact:reset>
816
								<ipxact:value>'h0</ipxact:value>
817 818
							</ipxact:reset>
						</ipxact:resets>
819
						<ipxact:bitWidth>12</ipxact:bitWidth>
820
						<ipxact:modifiedWriteValue>clear</ipxact:modifiedWriteValue>
821
					</ipxact:field>
822 823 824 825
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>INT_MASK_SET</ipxact:name>
					<ipxact:displayName>INT_MASK_SET</ipxact:displayName>
826
					<ipxact:description>Writing logic 1 masks according interrupt. Writing logic 0 has no effect. Reading this register returns logic 1 for each masked interrupt. If particular interrupt is masked, it won't be captured in INT_STAT register when internal conditions for this interrupt are met (e.g RX Buffer is not empty for RXNEI).</ipxact:description>
827 828 829 830
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h14</ipxact:addressOffset>
					<ipxact:size>16</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
831
					<ipxact:access>read-writeOnce</ipxact:access>
832
					<ipxact:field>
833 834 835 836
						<ipxact:name>INT_MASK_SET</ipxact:name>
						<ipxact:displayName>INT_MASK_SET</ipxact:displayName>
						<ipxact:description>Bit meaning is equivalent to register INT_STAT.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
837 838
						<ipxact:resets>
							<ipxact:reset>
839
								<ipxact:value>'h0</ipxact:value>
840 841
							</ipxact:reset>
						</ipxact:resets>
842
						<ipxact:bitWidth>12</ipxact:bitWidth>
843
						<ipxact:modifiedWriteValue>clear</ipxact:modifiedWriteValue>
844
					</ipxact:field>
845 846 847 848
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>INT_ENA_SET</ipxact:name>
					<ipxact:displayName>INT_ENA_SET</ipxact:displayName>
849
					<ipxact:description>Writing logic 1 to a bit enables according interrupt. Writing logic 0 has no effect. Reading this register returns logic 1 for each enabled interrupt. If interrupt is captured in INT_STAT, enabled interrupt will cause &quot;int&quot; output to be asserted. Interrupts are level-based. To capture interrupt to INT_STAT register, interrupt must be unmasked.</ipxact:description>
850 851 852 853
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'hC</ipxact:addressOffset>
					<ipxact:size>16</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
854
					<ipxact:access>read-writeOnce</ipxact:access>
855
					<ipxact:field>
856 857 858 859
						<ipxact:name>INT_ENA_SET</ipxact:name>
						<ipxact:displayName>INT_ENA_SET</ipxact:displayName>
						<ipxact:description>Bit meaning is equivalent to register INT_STAT.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
860 861
						<ipxact:resets>
							<ipxact:reset>
862
								<ipxact:value>'h0</ipxact:value>
863 864
							</ipxact:reset>
						</ipxact:resets>
865
						<ipxact:bitWidth>12</ipxact:bitWidth>
866
						<ipxact:modifiedWriteValue>clear</ipxact:modifiedWriteValue>
867 868 869 870 871
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>BTR_FD</ipxact:name>
					<ipxact:displayName>BTR_FD</ipxact:displayName>
872
					<ipxact:description>Bit timing register for data bit-rate. This register should be modified only when SETTINGS[ENA]=0.</ipxact:description>
873
					<ipxact:dim>0</ipxact:dim>
874 875
					<ipxact:addressOffset>'h20</ipxact:addressOffset>
					<ipxact:size>32</ipxact:size>
876 877 878 879 880
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>PH2_FD</ipxact:name>
						<ipxact:displayName>PH2_FD</ipxact:displayName>
881 882
						<ipxact:description>Phase 2 segment</ipxact:description>
						<ipxact:bitOffset>13</ipxact:bitOffset>
883 884 885 886 887
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>3</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
888
						<ipxact:bitWidth>5</ipxact:bitWidth>
889 890 891 892
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PROP_FD</ipxact:name>
						<ipxact:displayName>PROP_FD</ipxact:displayName>
893
						<ipxact:description>Propagation segment</ipxact:description>
894 895 896 897 898 899
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>3</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
900
						<ipxact:bitWidth>6</ipxact:bitWidth>
901 902 903 904
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PH1_FD</ipxact:name>
						<ipxact:displayName>PH1_FD</ipxact:displayName>
905 906
						<ipxact:description>Phase 1 segment</ipxact:description>
						<ipxact:bitOffset>7</ipxact:bitOffset>
907 908 909 910 911
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>3</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
912 913 914 915 916 917 918 919 920 921 922 923 924 925 926 927 928 929 930 931 932 933 934
						<ipxact:bitWidth>5</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>BRP_FD</ipxact:name>
						<ipxact:description>Baud-rate prescaler</ipxact:description>
						<ipxact:bitOffset>19</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>4</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>8</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SJW_FD</ipxact:name>
						<ipxact:description>Synchronisation jump width</ipxact:description>
						<ipxact:bitOffset>27</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>2</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>5</ipxact:bitWidth>
935 936
					</ipxact:field>
				</ipxact:register>
Ille, Ondrej, Ing.'s avatar
Ille, Ondrej, Ing. committed
937 938 939 940 941 942 943 944 945 946 947 948 949 950 951 952 953 954 955 956 957 958 959 960
				<ipxact:register>
					<ipxact:name>VERSION</ipxact:name>
					<ipxact:displayName>VERSION</ipxact:displayName>
					<ipxact:description>Version register with IP Core version.</ipxact:description>
					<ipxact:dim>0</ipxact:dim>
					<ipxact:addressOffset>'h2</ipxact:addressOffset>
					<ipxact:size>16</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-only</ipxact:access>
					<ipxact:field>
						<ipxact:name>VER_MINOR</ipxact:name>
						<ipxact:displayName>MINOR</ipxact:displayName>
						<ipxact:description>Minor part of the IP Core version. E.g for version 2.1 this field has value 0x01.</ipxact:description>
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:bitWidth>8</ipxact:bitWidth>
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>VER_MAJOR</ipxact:name>
						<ipxact:displayName>MAJOR</ipxact:displayName>
						<ipxact:description>Minor part of the IP Core version. E.g for version 2.1 this field has value 0x02.</ipxact:description>
						<ipxact:bitOffset>8</ipxact:bitOffset>
						<ipxact:bitWidth>8</ipxact:bitWidth>
					</ipxact:field>
				</ipxact:register>
961 962 963
				<ipxact:register>
					<ipxact:name>BTR</ipxact:name>
					<ipxact:displayName>BTR</ipxact:displayName>
964
					<ipxact:description>Bit timing register for nominal bit-rate. This register should be modified only when SETTINGS[ENA]=0.</ipxact:description>
965
					<ipxact:dim>0</ipxact:dim>
966
					<ipxact:addressOffset>'h1C</ipxact:addressOffset>
967
					<ipxact:size>32</ipxact:size>
968 969 970 971 972
					<ipxact:volatile>true</ipxact:volatile>
					<ipxact:access>read-write</ipxact:access>
					<ipxact:field>
						<ipxact:name>PROP</ipxact:name>
						<ipxact:displayName>PROP</ipxact:displayName>
973
						<ipxact:description>Propagation segment</ipxact:description>
974 975 976 977 978 979
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>5</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
980
						<ipxact:bitWidth>7</ipxact:bitWidth>
981 982 983 984
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PH1</ipxact:name>
						<ipxact:displayName>PH1</ipxact:displayName>
985 986
						<ipxact:description>Phase 1 segment</ipxact:description>
						<ipxact:bitOffset>7</ipxact:bitOffset>
987 988 989 990 991
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>3</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
992
						<ipxact:bitWidth>6</ipxact:bitWidth>
993 994 995 996
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>PH2</ipxact:name>
						<ipxact:displayName>PH2</ipxact:displayName>
997 998
						<ipxact:description>Phase 2 segment</ipxact:description>
						<ipxact:bitOffset>13</ipxact:bitOffset>
999 1000 1001 1002 1003
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>5</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
1004
						<ipxact:bitWidth>6</ipxact:bitWidth>
1005 1006
					</ipxact:field>
					<ipxact:field>
1007 1008 1009
						<ipxact:name>BRP</ipxact:name>
						<ipxact:description>Baud-rate prescaler</ipxact:description>
						<ipxact:bitOffset>19</ipxact:bitOffset>
1010 1011
						<ipxact:resets>
							<ipxact:reset>
1012
								<ipxact:value>'hA</ipxact:value>
1013 1014
							</ipxact:reset>
						</ipxact:resets>
1015
						<ipxact:bitWidth>8</ipxact:bitWidth>
1016 1017 1018
					</ipxact:field>
					<ipxact:field>
						<ipxact:name>SJW</ipxact:name>
1019 1020
						<ipxact:description>Synchronisation jump width</ipxact:description>
						<ipxact:bitOffset>27</ipxact:bitOffset>
1021 1022 1023 1024 1025
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>2</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
1026
						<ipxact:bitWidth>5</ipxact:bitWidth>
1027 1028 1029
					</ipxact:field>
				</ipxact:register>
				<ipxact:register>
1030 1031
					<ipxact:name>ALC</ipxact:name>
					<ipxact:displayName>ALC</ipxact:displayName>
1032
					<ipxact:description>Arbitration lost capture register. Determines bit position of last arbitration lost.</ipxact:description>
1033
					<ipxact:dim>0</ipxact:dim>
1034
					<ipxact:addressOffset>'h75</ipxact:addressOffset>
1035 1036
					<ipxact:size>8</ipxact:size>
					<ipxact:volatile>true</ipxact:volatile>
1037
					<ipxact:access>read-only</ipxact:access>
1038
					<ipxact:field>
1039 1040 1041
						<ipxact:name>ALC_BIT</ipxact:name>
						<ipxact:displayName>ALC_BIT</ipxact:displayName>
						<ipxact:description>Arbitration lost capture bit position. If ALC_ID_FIELD = ALC_BASE_ID  then bit index of BASE identifier in which arbitration was lost is given as: 11 - ALC_VAL. If ALC_ID_FIELD = ALC_EXTENSION  then bit index of EXTENDED identifier in which arbitration was lost is given as: 18 - ALC_VAL. For other values of ALC_ID_FIELD, this value is undefined.</ipxact:description>
1042 1043 1044
						<ipxact:bitOffset>0</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
1045
								<ipxact:value>0</ipxact:value>
1046 1047
							</ipxact:reset>
						</ipxact:resets>
1048
						<ipxact:bitWidth>5</ipxact:bitWidth>
1049
					</ipxact:field>
1050 1051 1052 1053 1054 1055 1056 1057 1058 1059 1060 1061 1062 1063 1064 1065 1066 1067 1068 1069 1070 1071 1072 1073 1074 1075 1076 1077 1078 1079 1080 1081 1082 1083 1084 1085 1086 1087 1088 1089 1090 1091 1092 1093
					<ipxact:field>
						<ipxact:name>ALC_ID_FIELD</ipxact:name>
						<ipxact:displayName>ALC_ID_FIELD</ipxact:displayName>
						<ipxact:description>Sub field of CAN Identifier in which arbitration was lost.</ipxact:description>
						<ipxact:bitOffset>5</ipxact:bitOffset>
						<ipxact:resets>
							<ipxact:reset>
								<ipxact:value>0</ipxact:value>
							</ipxact:reset>
						</ipxact:resets>
						<ipxact:bitWidth>3</ipxact:bitWidth>
						<ipxact:enumeratedValues>
							<ipxact:enumeratedValue>
								<ipxact:name>ALC_BASE_ID</ipxact:name>
								<ipxact:displayName>ALC_BASE_ID</ipxact:displayName>
								<ipxact:description>Arbitration was lost during base identifier.</ipxact:description>
								<ipxact:value>00</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>ALC_SRR_RTR</ipxact:name>
								<ipxact:displayName>ALC_SRR_RTR</ipxact:displayName>
								<ipxact:description>Arbitration was lost during first bit after Base identifier (SRR of  Extended Frame, RTR bit of CAN 2.0 Base Frame)</ipxact:description>
								<ipxact:value>01</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>ALC_IDE</ipxact:name>
								<ipxact:displayName>ALC_IDE</ipxact:displayName>
								<ipxact:description>Arbitration was lost during IDE bit.</ipxact:description>
								<ipxact:value>02</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>ALC_EXTENSION</ipxact:name>
								<ipxact:displayName>ALC_EXTENSION</ipxact:displayName>
								<ipxact:description>Arbitration was lost during Identifier extension.</ipxact:description>
								<ipxact:value>03</ipxact:value>
							</ipxact:enumeratedValue>
							<ipxact:enumeratedValue>
								<ipxact:name>ALC_RTR</ipxact:name>
								<ipxact:displayName>ALC_RTR</ipxact:displayName>
								<ipxact:description>Arbitration was lost during RTR bit after Identifier extension!</ipxact:description>
								<ipxact:value>04</ipxact:value>
							</ipxact:enumeratedValue>
						</ipxact:enumeratedValues>
					</ipxact:field>
1094 1095 1096 1097
				</ipxact:register>
				<ipxact:register>
					<ipxact:name>EWL</ipxact:name>
					<ipxact:displayName>EWL</ipxact:displayName>
1098
					<ipxact:description>Error warning limit register. This register should be modified only when SETTINGS[ENA]=0.</ipxact:description>
1099
					<ipxact:dim>0</ipxact:dim>
1100
					<ipxact:addressOffset>'h24</ipxact:addressOffset>
1101 1102